



دانشگاه صنعتی شاهرود

DOR:

[20.1001.1.23223146.1399.7.2.6.0](https://doi.org/10.1001.1.23223146.1399.7.2.6.0)

نشریه علمی-فصلنامه‌ای در مهندسی برق

دوره ۷ - شماره ۲

پاییز و زمستان ۱۳۹۹

صفحات ۱۶۰ الی ۱۷۶

ISSN: 2322-3146

<http://journals.sut.ac.ir/jnsee>

# بررسی استفاده از یک ساختار وارونگر کسکود شده به عنوان تقویت کننده بوستر در یک ساختار کسکود تنظیم شده با تکنولوژی ۹۰ نانومتری CMOS در یک گیرنده مخابراتی نوری کم توان برای نرخ داده ۱۰ گیگابیت بر ثانیه

محمد دهقان پور فراشاه<sup>۱</sup>، مجید پوراحمدی<sup>۲</sup> و علی میروکیلی<sup>۳</sup>

<sup>۱</sup> دانشجوی دکتری، گروه برق، واحد یزد، دانشگاه آزاد اسلامی، یزد، ایران. [dehghanpour@iauyazd.ac.ir](mailto:dehghanpour@iauyazd.ac.ir)

<sup>۲</sup> نویسنده مسئول، استادیار گروه برق، واحد یزد، دانشگاه آزاد اسلامی، یزد، ایران.

[Pourahmadi@iauyazd.ac.ir](mailto:Pourahmadi@iauyazd.ac.ir)

<sup>۳</sup> استادیار دانشکده مهندسی برق، دانشگاه یزد، یزد، ایران. [ali.mirvakili@yazd.ac.ir](mailto:ali.mirvakili@yazd.ac.ir)

## چکیده

در این مقاله یک ساختار تقویت کننده امپدانس انتقالی بر پایه ساختارهای RGC با پهنای باند بالا و توان تلفاتی کم برای کار در یک سیستم گیرنده مخابرات نوری برای کاربردهای مسافت کوتاه ارائه شده است. در این ساختار، با اضافه کردن ساختار کسکود به یک وارونگر، و بهره بردن از آن به عنوان طبقه تقویت کننده RGC به عنوان یک شبکه فیدبک تمام فعال، خازن غالب ورودی ساختار گیرنده ایزوله شده، و بدین صورت با مصرف توان کمتری، پهنای باند ۶/۴ گیگاهرتز به دست آمده است. همچنین، در این ساختار از یک سلف به صورت فعال استفاده شده است تا با ایجاد رزونانس با خازن بار، پهنای باند مدار را افزایش دهد. بدین صورت به دو روش ایزوله کردن خازن غالب ورودی و کاهش اثر خازن بار، بدون نیاز به تزریق جریان بالا به مدار، پهنای باند مدار افزایش پیدا کرده است. نتایج شبیه سازی عملکرد مناسب مدار در نرخ بیت ۱۰ گیگابیت بر ثانیه را به خوبی نشان می دهند. این مدار، تنها ۱/۶ میلی وات توان مصرف می کند که پهنای باندی برابر با ۶/۴ گیگاهرتز و بهره ای برابر با ۴۰ دسی بل اهم را به ارمغان می آورد.

## واژه‌های کلیدی

تقویت کننده امپدانس انتقالی، وارونگر کسکود شده، تقویت کننده کسکود تنظیم شده، CMOS، گیرنده مخابراتی نوری، کم توان، پهن باند.



Sahand University  
of Technology

DOR:

[20.1001.1.23223146.1399.7.2.6.0](https://doi.org/10.1001.1.23223146.1399.7.2.6.0)

Journal of Nonlinear  
Systems in Electrical  
Engineering

Vol.7, No.2

Autumn and Winter 2020

ISSN: 2322 – 3146

<http://journals.sut.ac.ir/jnsee>

# Survey of Using a Cascoded Inverter Circuit as a Booster Amplifier in a Regulated Cascode Circuit for the Low Power Optical Receiver Applications for 10Gb/s Bit Rates Using 90nm CMOS Technology

Mohammad Dehghanpour Farashah<sup>1</sup>, Majid Pourahmadi<sup>2</sup> and Ali Mirvakili<sup>3</sup>

<sup>1</sup>Ph.D Student, Azad University of Yazd/Electronics and electrical Department, Yazd, Iran, dehghanpour@iauyazd.ac.ir

<sup>2</sup> **Corresponding Author**, Azad University of Yazd/Electronics and electrical Department, Yazd, Iran, pourahmadi@iauyazd.ac.ir

<sup>3</sup>Yazd University /Electrical Engineering Department, Yazd, Iran, ali.mirvakili@yazd.ac.ir

## ABSTRACT

### Keywords

transimpedance amplifier,  
cascoded inverter  
amplifier,  
adjustable cascode amplifier,  
CMOS,  
optical communication  
receiver,  
low power,  
wideband.

In this paper, a low power and wideband Regulated Cascode (RGC)-based Transimpedance Amplifier (TIA) is presented to be used for the short range optical receiver systems. In this structure, input dominant parasitic capacitance is isolated by adding a cascoded inverter amplifier as a fully active feedback network in the booster of an RGC amplifier. As a result, a 6.4 GHz bandwidth is obtained at a lower power consumption. In addition, for eliminating the effect of output parasitic capacitance by resonating with an inductor and widening the bandwidth, an active inductive load is implemented at the output node of the proposed TIA circuit. Therefore, considering two main points of isolation of input parasitic capacitance effect and reduction of load parasitic capacitance effect, bandwidth is increased without using a high amount of power consumption. Based on the results simulated in HSPICE using 90 nm CMOS technology, the proposed TIA can reach the data bit rate of 10Gb/s. In addition, the proposed TIA consumes only 1.6mW of power, and has the gain of 40dBΩ across the 6.4 GHz of bandwidth.

## ۱- مقدمه

رشد تقاضا برای اینترنت و شبکه های ارتباطی پر سرعت، طراحان را به سوی طراحی سیستم های ارتباط فیبر نوری با ظرفیت های بالا سوق داده است. تقویت کننده امپدانس انتقالی<sup>۱</sup> اولین طبقه در گیرنده های نوری بوده که بعد از آشکارساز نوری استفاده می شود. لذا این تقویت کننده یک نقش اساسی در طراحی سیستم های گیرنده نوری داشته و هم چنین تاثیر بسزایی در عملکرد کل گیرنده نوری خواهد داشت.

اگر چه استفاده از موادی هم چون GaAs و InP به دستیابی به مدارات با سرعت بالا منتج می شود [۱-۲] ولیکن استفاده از فناوری CMOS نیز به دلیل مواردی هم چون هزینه کمتر و چگالی ترکیب بالاتر بسیار جذاب می باشد [۳-۴].

بنابراین، استفاده از فناوری CMOS به معنای نیاز به یک سازش جهت پایاپای کردن پارامترهایی از جمله بهره، پهنای باند، نویز، ولتاژ منبع تغذیه و توان مصرفی در یک مدار می باشد. علاوه بر این، مورد اصلی در محدود سازی طراحی تقویت کننده های امپدانس انتقالی، در گره ورودی آنها است [۵]. خازن پارازیتی بسیار بزرگ آشکارساز ورودی، موجب محدود شدن پهنای باند شده و بنابراین نرخ داده مدار TIA کاهش می یابد.

توپولوژی های حالت جریان<sup>۲</sup> از جمله مدارات تقویت کننده گیت مشترک [۶-۷] و حالت های جریان [۸] دارای مقاومت ورودی پایینی هستند و به طور گسترده ای در طبقات ورودی مدارات TIA مورد استفاده قرار می گیرند. توپولوژی های گیت مشترک و تقویت کننده های فیدبک موازی هم در طراحی TIA ها استفاده می شوند. آرایش های گیت مشترک در بهترین حالت و در مقایسه با مدارات فیدبک موازی حدود ۴۱٪ بهره کمتری را مهیا می کنند. به منظور دست یابی به بهترین حالت در یک تقویت کننده امپدانس انتقالی در آرایش گیت مشترک، می بایستی قطب های ورودی و خروجی مدار در یک فرکانس مشابه تنظیم شوند.

تقویت کننده امپدانس انتقالی گیت مشترک دارای مقاومت ورودی پایینی معادل  $1/gm$  می باشد، بنابراین اثر خازن پارازیتی ورودی روی پهنای باند را به طور نسبی کاهش می دهد [۹]. اما MOSFET های در مقیاس نانو، خصوصیات ضعیفی از خود نشان می دهند و رسانایی یک مدار گیت مشترک ساخته شده به وسیله یک MOSFET مقیاس نانو مقدار کمی دارد. بنابراین خازن پارازیتی ایزوله نبوده و قطب غالب در گره ورودی تشکیل خواهد شد. همچنین، حساسیت مدار گیت مشترک بسیار پایین است به این دلیل که جریان های نویزی تمام المان ها به طور مستقیم به گره ورودی ارجاع داده می شوند [۱۰].

ساختارهای متفاوتی برای طراحی مدارات تقویت کننده امپدانس انتقالی تا کنون ارائه شده اند از جمله TIA های مبتنی بر مدارات اینورتر [۱۱-۱۲] و توپولوژی های آینه جریان [۱۳]. توپولوژی آینه جریان در [۱۳] دارای مزیتی است که مقدار مقاومت ورودی پایینی معادل  $1/gm$  داشته و اثر خازن پارازیتی آشکارساز نوری را ایزوله می کند. برای ایزوله سازی اثر خازن پارازیتی آشکارساز و دست یابی به مقاومت ورودی پایین تر و همچنین پهنای باند بالاتر، طبقه کسکود تنظیم شده<sup>۳</sup> می تواند استفاده شود [۱۵-۱۴].

<sup>1</sup> Transimpedance Amplifier (TIA)

<sup>2</sup> Current Mode

<sup>3</sup> RGC: Regulated Cascode Circuit

به کار گیری ساختار کسکود تنظیم شده در یک منبع تغذیه پایین بسیار سخت و پیچیده است. به این دلیل که به وسیله منبع تغذیه ۱ ولتی در فناوری ۹۰ نانومتر CMOS، مقدار ولتاژ آستانه می تواند به بیش از ۴۰۰ میلی ولت نیز افزایش پیدا کند. علاوه بر این، یک تقویت کننده امپدانس انتقالی حامل جریان مناسب برای اتصالات داخلی تراشه به تراشه نوری و الکترونیکی در [۱۶] پیشنهاد شده است که بر اساس سیگنال دهی دیفرانسیلی جریان پایین بیان شده است. قطعاً استفاده از ساختارهای دیفرانسیلی مستلزم توان تلفاتی بالاتر و سوینگ خروجی کمتر در مقایسه با ساختارهای سورس مشترک می باشند. همچنین، تقویت کننده های امپدانس انتقالی برای کاربردهای بسیاری از جمله تشخیص سیگنال های حس گر تصویر هم مورد استفاده قرار می گیرند [۱۷].

در مدار TIA پیشنهادی این مقاله، از یک RGC به همراه اینورتر کسکود شده به عنوان شبکه فیدبک استفاده شده است که بر اثر میلر RGC های مرسوم غلبه کرده و نرخ داده بالایی را با مصرف توان پایینی به دنبال خواهد داشت.

در ادامه و در بخش دوم این مقاله، ساختارهای گیت مشترک و مدارات کسکود تنظیم شده مرسوم بررسی شده و در بخش سوم، مدار پیشنهادی بر پایه مدارات RGC به عنوان یک مدار پهن باند کم مصرف عنوان شده است. در بخش چهارم، ساختار TIA پیشنهادی بر پایه اینورتر تحلیل و شبیه سازی شده و در نهایت بخش پنجم نیز شامل جمع بندی و نتیجه گیری می باشد.

## ۲- مدارات TIA پهن باند


### ۲-۱- مدارات کسکود تنظیم شده گیت مشترک

شکل (۱) ساختار تقویت کننده گیت مشترک را نشان می دهد. این ساختار فاقد یک شبکه فیدبک می باشد. مقاومت ورودی آرایش گیت مشترک و قطب غالب به صورت ذیل نوشته می شوند:


$$R_{in} = \frac{R_s}{1 + R_s \cdot g_{m1}} \quad (1)$$

$$\omega_{CG} = \frac{1 + R_s \cdot g_{m1}}{R_s \cdot C_{pd}} \quad (2)$$

که در آن  $C_{pd}$  معادل خازن پارازیتی آشکار ساز فتودیود ورودی بوده و  $g_m$  نیز مقدار رسانایی ترانزیستور MOS می باشد. مقدار این خازن پارازیتی در محدوده ۲۰۰ تا ۵۰۰ فمتو فاراد است. این مقدار از خازن پارازیتی می تواند به سادگی قطب غالب را در گره ورودی تشکیل دهد. جهت کاهش مقاومت ورودی، رسانایی ترانزیستور MI می بایستی افزایش پیدا کند. افزایش  $g_{m1}$  به معنی افزایش جریان بایاس بوده که این خود چالش های زیادی را ایجاد می کند. در ابتدا، افزایش جریان بایاس به معنای افزایش توان مصرفی است که این نتیجه نامطلوبی است. همچنین، ناحیه عملکرد به دلیل افزایش افت ولتاژ روی مقاومت  $R_D$  به حالت تریود رفته و از آن جایی که بهره باند میانی تقویت کننده امپدانس انتقالی برابر  $R_D$  می باشد، کاهش  $R_D$  نیز انتخاب مناسبی نمی باشد.



شکل ۱. ساختار تقویت کننده امپدانس انتقالی گیت مشترک مرسوم



شکل ۲. ساختار تقویت کننده امپدانس انتقالی کسکود تنظیم شده مرسوم

همچنین، چگالی طیفی نویز ارجاع داده شده به گره ورودی ساختار گیت مشترک می تواند بصورت ذیل بیان شود:

$$\overline{I_{n,CG}^2} = \frac{4KT}{R_S} + \frac{4KT}{R_D} + \frac{4KT}{g_{m1}} \left( \gamma + \frac{1}{g_{m1} \cdot R_D} \right) \left[ \omega^2 C_{in}^2 + \frac{1}{R_S^2} \right] \quad (3)$$

که در آن T معادل دمای مطلق، K ثابت بولتزمن، و  $\gamma$  ضریب نویز کانال می باشد. از معادله (۳) می توان دریافت که با کاهش  $R_D$ ، نویز ارجاع داده شده به گره ورودی نیز کاهش می یابد.

## ۲-۲- ساختار کسکود تنظیم شده مرسوم

در ساختار کسکود تنظیم شده، امپدانس خروجی با اضافه کردن شبکه فیدبک در مقایسه با ساختار گیت مشترک افزایش می یابد. ساختار تقویت کننده امپدانس انتقالی کسکود تنظیم شده در شکل (۲) نشان داده شده است. در این روش،  $g_{m1}$  با ضریب

$(1+g_{m2}R_B)$  افزایش می یابد. با صرف نظر از مدلاسیون طول کانال جهت ساده سازی، مقاومت ورودی تقویت کننده امپدانس انتقالی کسکود تنظیم شده را می توان به صورت ذیل نوشت:

$$R_{in} = \frac{R_S}{1+g_{m1}R_S(1+g_{m2}R_B)} \quad (۴)$$

قطب های ورودی و خروجی، قطب های اصلی ای هستند که روی پهنای باند یک تقویت کننده امپدانس انتقالی کسکود تنظیم شده تاثیر بسزایی دارند. از آن جایی که مقاومت ورودی در کسکود تنظیم شده کاهش یافته است، انتظار می رود که قطب ورودی، قطب غالب نباشد.

### ۳- تقویت کننده امپدانس انتقالی پیشنهادی

شکل شماره (۳) مدار پیشنهادی تقویت کننده امپدانس انتقالی بر پایه مدارات کسکود تنظیم شده را نشان می دهد. ساختار فیدبک و بار سلفی فعال، کارهای اصلی مقاله پیش رو می باشند. شبکه فیدبک متفاوت بوده و اینورتر کسکود شده نیز به عنوان شبکه فیدبک به کار گرفته شده است. این اینورتر فیدبک به وسیله ساختار کسکود شده بوست شده است. استفاده از اینورتر کسکود شده دارای مزایایی نسبت به ساختارهای مرسوم می باشد. یکی از این مزایا این است که به دلیل وجود مقاومت بالاتر از ولتاژ منبع تغذیه تا زمین، جریان DC کمتری از شبکه فیدبک عبور می کند. بنابراین، توان مصرفی کاهش می یابد. دیگر مزیت این ساختار عبارت است از این که استفاده از ترانزیستورهای  $M_3$  و  $M_4$  باعث حذف اثر میلر خازن گیت-درین ترانزیستورهای  $M_1$  و  $M_2$  می شود که همان طور که می دانیم اثر میلر می تواند باعث محدود شدن پهنای باند مدار شود. همچنین بهره ولتاژ شبکه فیدبک به دلیل جمع شدن پارامترهای رسانایی  $(g_{m1}+g_{m2})$  افزایش می یابد، و مقاومت بالاتری در درین ترانزیستور  $M_3$  دیده می شود به دلیل این که بهره ولتاژ شبکه فیدبک افزایش یافته است که در نهایت کاهش مقاومت ورودی را به دنبال خواهد داشت. بنابر این، اثر قطب ورودی کاهش خواهد یافت. لذا مقاومت ورودی مدار تقویت کننده امپدانس انتقالی پیشنهادی می تواند به صورت ذیل بیان شود:

$$R_{in} = \frac{1}{\frac{1}{R_S} + g_{m5} \cdot (1 + A_{inv})} \quad (۵)$$

که در آن  $A_{inv}$  بهره ولتاژ اینورتر کسکود شده است که برابر است با:

$$A_{inv} = (g_{m1} + g_{m2}) \cdot (g_{m3}r_{o1}r_{o3} || g_{m4}r_{o4}r_{o2}) \quad (۶)$$

همان طور که از معادله (۵) می توان استنباط کرد، به دلیل افزایش مقدار  $A_{inv}$ ، مقاومت ورودی به طور چشم گیری کاهش می یابد.

خازن ورودی هم به صورت ذیل نوشته می شود:

$$C_{in} = C_{Pd} + C_{gs1} + C_{gs5} + C_{gs2} \quad (۷)$$


بنابراین با توجه به کاهش چشم گیر مقاومت ورودی، تا این جا می توان گفت که قطب غالب در گره خروجی تشکیل خواهد شد. به منظور کاهش اثر قطب خروجی، از ترکیب ترانزیستورهای  $M_6$  و  $M_7$  استفاده شده است که یک شبکه سلفی فعال را تشکیل

می دهند. این ترکیب با خازن گره ورودی رزونانس کرده و قطب خروجی را به سمت فرکانس های بالاتر سوق می دهد. بنابراین، اثر هر دو قطب حذف شده و مدار می تواند با مصرف کمتر توان در نرخ داده های بالا کار کند. همچنین بهره گیری از شکل فعال سلف به جای شکل پسیو آن، کاهش مساحت اشغالی بر روی تراشه را به همراه خواهد داشت [۲۷].  
مقاومت خروجی در فرکانس های پایین  $Z_t$  و قطب خروجی می تواند به صورت ذیل نوشته شوند:


$$R_{out} = \frac{1}{g_{m6}} \tag{۸}$$

$$Z_{out} = Z_t = \frac{r_{o7}C_{gs6}.S+1}{g_{m6}+C_{gs6}.S} \tag{۹}$$

$$C_{out} = C_L + C_{dg5} + C_{db5} + C_{dg6} + C_{dg7} + C_{db7} \tag{۱۰}$$



(الف)



(ب)

شکل ۳. الف) مدار TIA پیشنهادی و ب) مدار معادل سیگنال کوچک TIA پیشنهادی

بنابراین، تابع تبدیل مدار پیشنهادی دارای دو قطب اصلی و یک صفر می باشد که می تواند به صورت زیر بیان شود:

$$Z_R = \frac{A_0 \cdot (C_{gs6} \cdot r_{o7} \cdot S + 1)}{aS^2 + bS + c} \quad (11)$$

که در آن  $A_0$ ،  $a$ ،  $b$  و  $c$  به صورت زیر تعریف می شوند:

$$A_0 = g_{m3} \cdot r_{o3} \cdot r_{o1} + R_S \cdot g_{m3} \cdot g_{m5} \cdot r_{o3} \cdot r_{o1} + R_S \cdot (g_{m2} + g_{m1}) \cdot g_{m3} \cdot g_{m4} \cdot g_{m5} \cdot r_{o1} \cdot r_{o2} \cdot r_{o3} \cdot r_{o4} + g_{m4} \cdot r_{o2} \cdot r_{o4} + R_S \cdot g_{m4} \cdot g_{m5} \cdot r_{o2} \cdot r_{o4} \quad (12)$$

$$a = C_{out} \cdot C_{in} \cdot R_S \cdot g_{m3} \cdot r_{o3} \cdot r_{o1} + C_{out} \cdot C_{in} \cdot R_S \cdot g_{m4} \cdot r_{o2} \cdot r_{o4} \quad (13)$$

$$b = C_{out} \cdot g_{m3} \cdot r_{o3} \cdot r_{o1} + C_{out} \cdot R_S \cdot g_{m3} \cdot g_{m5} \cdot r_{o3} \cdot r_{o1} + C_{in} \cdot R_S \cdot g_{m3} \cdot g_{m6} \cdot r_{o3} \cdot r_{o1} + C_{out} \cdot R_S \cdot (g_{m1} + g_{m2}) \cdot g_{m3} \cdot g_{m4} \cdot g_{m5} \cdot r_{o1} \cdot r_{o2} \cdot r_{o3} \cdot r_{o4} + C_{out} \cdot g_{m4} \cdot r_{o2} \cdot r_{o4} + C_{in} \cdot R_S \cdot g_{m4} \cdot g_{m6} \cdot r_{o2} \cdot r_{o4} + C_{out} \cdot R_S \cdot g_{m4} \cdot g_{m5} \cdot r_{o2} \cdot r_{o4} \quad (14)$$

$$c = g_{m3} \cdot g_{m6} \cdot r_{o3} \cdot r_{o1} (1 + R_S \cdot g_{m5}) + R_S \cdot (g_{m1} + g_{m2}) \cdot g_{m3} \cdot g_{m4} \cdot g_{m5} \cdot g_{m6} \cdot r_{o2} \cdot r_{o1} \cdot r_{o3} \cdot r_{o4} + g_{m4} \cdot g_{m6} \cdot r_{o2} \cdot r_{o4} (1 + R_S \cdot g_{m5}) \quad (15)$$

تاثیر قطب خروجی به وسیله صفر ایجاد شده کاهش می یابد. بنابراین، پهنای باند تحت تاثیر قطب ورودی می باشد. فرکانس قطع -3dB نیز به صورت زیر بیان می شود:

$$f_{-3dB} \approx \frac{N}{2\pi \cdot C_{in} \cdot R_S \cdot (g_{m3} \cdot r_{o3} \cdot r_{o1} + g_{m4} \cdot r_{o2} \cdot r_{o4})} \quad (16)$$

که در آن  $N$  از رابطه ذیل به دست می آید:

$$N = g_{m3} \cdot r_{o3} \cdot r_{o1} + R_S \cdot g_{m3} \cdot g_{m5} \cdot r_{o3} \cdot r_{o1} + R_S \cdot (g_{m1} + g_{m2}) \cdot g_{m3} \cdot g_{m4} \cdot g_{m5} \cdot r_{o1} \cdot r_{o2} \cdot r_{o3} \cdot r_{o4} + g_{m4} \cdot r_{o2} \cdot r_{o4} + R_S \cdot g_{m4} \cdot g_{m5} \cdot r_{o2} \cdot r_{o4} \quad (17)$$

این خصوصیات پهن باند و توان مصرفی کم مدار TIA با افزایش نویز حرارتی تولید شده به دست می آید. البته لازم به ذکر است که نویز حرارتی ناشی از ترانزیستورهای  $M_3$  و  $M_4$  قابل صرف نظر می باشند چرا که به صورت کسکود شده قرار گرفته اند و با صرف نظر از مدلاسیون طول کانال آنها، می توان گفت  $I_{n,M4} = I_{d,M4}$  و  $I_{n,M3} = I_{d,M3}$  [۱۸].




نویز حرارتی  $M_5$ ،  $M_6$  و  $M_7$  به طور مستقیم با گره ورودی جمع شده و به منظور فراهم نمودن پاسخ فرکانسی مناسب، این ترانزیستورها می بایستی دارای رسانایی بیشتری باشند. لذا چگالی نویز ارجاع داده شده به گره ورودی به این دلیل است علی الخصوص زمانی که TIA با ولتاژ تغذیه پایینی طراحی شده باشد. نویز ارجاع داده شده به گره ورودی به صورت زیر بیان می شود:

$$\overline{I_{n,tn}^2} \approx 4KT\gamma \left( \frac{1}{\gamma.R_S} + \frac{1}{g_{m1}+g_{m2}} + g_{m5} + g_{m6} + g_{m7} \right) \quad (18)$$


#### ۴- نتایج شبیه سازی

مدار تقویت کننده امپدانس انتقالی پیشنهادی توسط فناوری CMOS در مقیاس ۹۰ نانومتر شبیه سازی شده است. همان گونه که در شکل (۴) دیده می شود، نتایج شبیه سازی بهره امپدانس انتقالی معادل  $40\text{dB}\Omega$  و پهنای باندی معادل  $6.4\text{GHz}$  را نشان می دهند که با توجه به توان مصرفی به دست آمده، و توجه به این نکته که برای کاربردهای مسافت کوتاه طراحی انجام شده است، بهره مناسبی می باشد [۱۹]. همچنین، مدار TIA پیشنهادی، تنها  $1.6\text{mW}$  توان را در  $1.2\text{V}$  منبع تغذیه مصرف می کند.




شکل ۴. پاسخ فرکانسی

شکل شماره (۵) نیز دیاگرام چشم شبیه سازی شده با نرخ داده  $10\text{Gbps}$  با استفاده از الگوی توالی بیت های شبه تصادفی  $2^7-1$  بیتی برای دو سطح جریان ورودی مختلف را نشان می دهد. ولتاژ پیک به پیک سیگنال جریان در شکل شماره (۵) معادل  $10\mu\text{A}$  و  $500\mu\text{A}$  است به همراه زمان صعود و نزول  $8\text{ps}$  به طور متناظر. باز شدگی عمودی چشم برابر با  $1\text{mV}$  و  $50\text{mV}$  برای سیگنال های ورودی  $10\mu\text{A}$  و  $500\mu\text{A}$  می باشد.



(الف)



(ب)


شکل ۵. دیاگرام چشم شبیه سازی شده برای جریان های ورودی (الف)  $10\mu A$  و (ب)  $500\mu A$

همچنین شکل شماره (۶)، مقاومت ورودی شبیه سازی شده و امپدانس مدار TIA پیشنهادی را نشان می دهد. همان طور که در شکل مشخص است، مقاومت ورودی برای تمامی فرکانس ها دارای مقدار کمی است و در فرکانس قطع  $f_{-3dB}$  این مقدار برابر با  $52\Omega$  می باشد.

همچنین، اثر تغییرات ساخت روی پاسخ فرکانسی مدار پیشنهادی نیز بررسی شده است. شبیه سازی مونته-کارلو برای ۲۰۰ نمونه انجام شده و نتایج در شکل شماره (۷) قسمت (الف) نشان داده شده است. شبیه سازی انجام شده نشان می دهد که صفر ایجاد

شده در گره خروجی می تواند یک پیک در فرکانس های بالا ایجاد کند. علاوه بر این، تحلیل مونته-کارلو روی بهره امپدانس انتقالی انجام شده و نتایج در شکل شماره (۷) قسمت (ب) نشان داده شده است که مقدار متوسط  $100.3\Omega$  و انحراف از معیار استاندارد  $2.25\Omega$  را نشان می دهد.


نویز ارجاع داده شده به گره ورودی مدار TIA پیشنهادی نیز شبیه سازی شده و نتیجه آن در شکل شماره (۸) نشان داده شده است. جریان نویز ارجاع داده شده به گره ورودی با عدد  $36\text{pA}/\sqrt{\text{Hz}}$  شروع شده و به مقدار  $22\text{pA}/\sqrt{\text{H}}$  در فرکانس  $2\text{GHz}$  و  $19\text{pA}/\sqrt{\text{Hz}}$  در فرکانس قطع  $-3\text{dB}$  کاهش می یابد. مقدار نویز ارجاع داده شده به گره ورودی مدار TIA معادل  $25\text{pA}/\sqrt{\text{Hz}}$  می باشد.




شکل ۶. امپدانس ورودی

علاوه بر این، تساوی (۵) نقش اساسی ترانزیستور  $M_5$  در مقدار مقاومت را نشان می دهد. بنابراین، اثر تغییرات عرض ترانزیستور  $M_5$  ( $W_5$ ) روی مقاومت ورودی بررسی شده که معادله (۵) را مورد بررسی قرار می دهد. با افزایش عرض ترانزیستور  $M_5$ ، مقاومت ورودی کاهش می یابد. جدول (۱) مقادیر مقاومت ورودی بر اساس  $W_5$  را نشان می دهد که شکل (۹) هم مربوط به گراف آن می باشد.

همچنین، اثر مقاومت  $R_s$  بر پهنای باند فرکانس  $-3\text{dB}$  بر اساس معادله (۱۶) بررسی شده و نتایج در جدول شماره (۲) خلاصه شده است. با کاهش مقاومت  $R_s$ ، پهنای باند فرکانس افزایش می یابد.




(الف)



(ب)


شکل ۷. تحلیل مونته-کارلو بر روی: الف) پاسخ فرکانسی و ب) بهره امپدانس انتقالی



شکل ۸. چگالی جریان نویز ارجاع شده به گره ورودی

جدول ۱. تغییرات عرض ترانزیستور  $M_5$  در برابر مقاومت ورودی

$W_5$	250nm	500nm	750nm	1 $\mu$ m	1.5 $\mu$ m	2 $\mu$ m	2.5 $\mu$ m
$R_{in}$	143 $\Omega$	138 $\Omega$	132 $\Omega$	127 $\Omega$	117 $\Omega$	108 $\Omega$	100 $\Omega$



شکل ۹. تغییرات عرض  $M_5$  در برابر مقاومت ورودی

جدول ۲. مقدار  $R_s$  به ازای مقادیر پهنای باند متفاوت

$R_s$	200 $\Omega$	150 $\Omega$	100 $\Omega$
$f_{-3db}$	5.28GHz	6.32GHz	7.8GHz


همچنین، شکل شماره (۱۰)، مربوط به Layout ساختار مدار پیشنهادی می باشد در حالی که شکل شماره (۱۱) یک مقایسه بین شبیه سازی های پاسخ فرکانسی و Pre-Layout و Post-Layout را نشان می دهد. همان طور که می توان از این مقایسه استنباط کرد، اثرات پارازیتی در این طراحی، عملکرد مدار طراحی شده را تا مقدار پهنای باند فرکانسی اشاره شده در بالا، آن چنان تحت تاثیر قرار نمی دهند.

جدول شماره (۳) نیز شامل طول و عرض هر ترانزیستور می باشد.


هم چنین، جدول شماره (۴) نیز بیان گر عملکرد مدار TIA پیشنهادی بوده و مقایسه آن با کارهای دیگر در این جدول آمده است. از آن جایی که تمرکز این کار بر روی کاهش توان مصرفی می باشد، لذا توان مصرفی این کار به مراتب کمتر از کارهای انجام شده ای است که در جدول شماره (۴) آمده است. هر چند، جهت انجام یک مقایسه درست بین کار ارائه شده در این مقاله و دیگر کارهای انجام شده، دو ضریب شایستگی به شرح زیر عنوان شده است:

$$FOM1 = \frac{Gain \times B.W.}{P_{DC}} \left( \frac{dB\Omega.GHz}{mW} \right) \quad (19)$$

$$FOM2 = \frac{Gain \times B.W. \times C_{in}}{P_{DC} \times In.Ref.Noise} \times \frac{1}{1000} \left( \frac{dB\Omega.GHz.fF}{mW.(pA/\sqrt{Hz})} \right) \quad (20)$$



شکل ۱۰. Layout ساختار پیشنهادی



شکل ۱۱. مقایسه شبیه سازی های Post-Layout و Pre-Layout

جدول شماره ۳. ابعاد ترانزیستورها

$(\frac{W}{L})_1$	$(\frac{W}{L})_2$	$(\frac{W}{L})_3$	$(\frac{W}{L})_4$	$(\frac{W}{L})_5$	$(\frac{W}{L})_6$	$(\frac{W}{L})_7$	$R_S$
2	2	138	138	88	66	33	150Ω

جدول شماره ۴. مقایسه بین مدار پیشنهادی و کارهای انجام شده در فناوری CMOS

	[3]	[4]	[20]	[21]	[22]	[23]	[25]	[26]	The Proposed TIA
Year	2013	2016	2013	2016	2015	2018	2012	2017	<b>2021</b>
Technology (CMOS)	180 nm	130 nm	180 nm	180 nm	130 nm	90 nm	180 nm	90 nm	<b>90 nm</b>
Gain(dBΩ)	46	54	46	58	50.1	41	40	48	<b>40</b>
Bandwidth (GHz)	8	11.5	8	8.1	7	3.4	8.69	7	<b>6.4</b>
Power Consumption (mW)	31.5	45	34.8	34.8	7.5	1.4	15.33	10	<b>1.6</b>
$C_{pd}$ (fF)	250	-	300	300	250	400	-	250	<b>250</b>
Supply Voltage (V)	1.8	1.5	1.8	1.8	1.5	1.0	1.8	0.8	<b>1.2</b>
Input referred noise(pA/√Hz)	40	6.8	40	15	31.3	13.1	96.4	25.1	<b>25</b>
FoM1	11.68	13.80	10.57	13.50	46.76	99.57	22.67	33.60	<b>160.00</b>
FoM2	0.07	-	0.08	0.27	0.37	3.04	-	0.33	<b>1.60</b>

## ۵- بحث و نتیجه گیری

در این مقاله، یک ساختار تقویت کننده امیدانس انتقالی کم مصرف ارائه شده است که بر اساس ساختار کسکود تنظیم شده بیان شده است و شبکه فیدبک که یک اینورتر کسکود شده می باشد، باعث کاهش مقاومت ورودی و حذف اثر خازن میلر در مدار مرسوم کسکود تنظیم شده، شده است. با این روش، یک تقویت کننده امیدانس انتقالی کم مصرف پهن باند به دست می آید. مدار تقویت کننده امیدانس انتقالی بر پایه کسکود تنظیم شده تنها 1.6mW توان در پهنای باند فرکانسی 6.4GHz با بهره امیدانس انتقالی 40dBΩ مصرف می کند. نتایج شبیه سازی نشان می دهند که مدار TIA طراحی شده، عملکرد خوبی به عنوان یک مدار تقویت کننده امیدانس انتقالی جهت استفاده در سیستم های گیرنده نوری از خود نشان می دهد.

## مراجع

- [1] Fields C., Tsen T., McGuire C., Yoon Y., Zehnder D., et al., "110GHz transimpedance Amplifier in InP-Hbt Technology for 100 Gbitethernrt", IEEE Microwave and Wireless Components letters, 20, 465-467, 2010.
- [2] Wu C., Sovero E., Massey B., "40GHz Transimpedance Amplifier with differential outputs using InP-InGaAs heterojunction bipolar transistors, IEEE Journal of Solid-state Circuits, 38, 1518-1523, 2003.
- [3] D. Chen, S. Yeh, X. Shi, M.A. Do, C.C. Boon, W.M. Lim, "Cross-coupled current conveyor based CMOS transimpedance amplifier for broadband data transmission", IEEE Transactions on Very Large Scale Integration (VLSI) System, Vol. 21, pp. 1516-1525, 2013.
- [4] P. Andre, S. Jacobus, "Design of a high gain and power efficient optical receiver front-end in 0.13μm RF CMOS technology for 10Gbps applications", Microw. Opt. Technol. Lett., Vol. 58, pp. 1499-1504, 2016.
- [5] R.Soltanisarvestani, S. Zohoori, A. Soltanisarvestani, "A RGC-Based, Low-Power, CMOS Transimpedance Amplifier for 10Gb/s Optical Receivers", International Journal of Electronics, 2019.
- [6] Sackinger E., "Broadband Circuits for Optical Fiber Communications", Wiley, 2002.
- [7] Yuan F., "Low Voltage CMOS current mode preamplifier: Analysis and design" IEEE Trans. Circuits Syst. I, Reg. Papers, Vol. 53, No. 1, 26-39, 2007.
- [8] Vanisri T., Toumazou C., "Integrated High Frequency low-noise Current Mode Optical Transimpedance Preamplifier: Theory and Practice", IEEE J. Solid-State Circuits, Vol. 30, No. 6, 677-685, 1995.
- [9] Park K., Oh W.S., Choi B., Han J., Park S.M., "A 4channel 12.5Gb/s common-gate transimpedance amplifier array for DVI/HDMI applications", in proceeding of IEEE international symposium on Circuits and systems in New Orleans, 2192-2195, 2007.
- [10] Shahdoost S., Medi A., Saniei N., "A 1.39pA/√Hz transimpedance amplifier for 2.5Gb/s optical communications", IEEE International Symposium on Circuits and systems, 2889-2892, 2011.
- [11] S. Zohoori, M. Dolatshahi, "A CMOS Low-Power Optical Front-End for 5Gbps Applications", Fiber and Integrated Optics, Vol. 37, No. 1, pp. 37-56, 2018.
- [12] S. Zohoori, M. Dolatshahi, M. Pourahmadi, M. Hajisafari, "An Inverter-Based, CMOS, Low-Power Optical Receiver Front-End", Fiber and Integrated Optics, Vol. 38, No. 1, pp. 1-20, 2019
- [13] S. Zohoori, M. Dolatshahi, M. Pourahmadi, M. Hajisafari, "A CMOS, Low-Power current-mirror-based Transimpedance Amplifier for 10Gbps optical communications", Microelectronics Journal, Vol. 80, pp. 18-27, 2018.
- [14] S. Zohoori, T. Shafiei, M. Dolatshahi, "A 274μW, Inductor-less, Active RGC-Based Transimpedance Amplifier Operating at 5Gbps", 27<sup>th</sup> Iranian conference on electrical Engineering (ICEE2019), 2019.
- [15] Lu. Zh., Yeo K.S., Lim W.M., Do M.A., Boon Ch., "Design of a CMOS Broadband Transimpedance Amplifier with Active Feedback", IEEE Transactions on very large Scale Integration (VLSI), Vol. 18, No. 3, 2010.



- [16] O. V. S. Rao, P. Mandal, "A new Current-mode receiver for high speed electrical/optical link", *International Journal of Electronics and Communications*, Vol. 65, pp. 107-116, 2011.
- [17] Y. Liang, R. Ding, Zh. Zhu, "A 9.1ENOB 200Ms/s Asynchronous SAR ADC with Hybrid Single Ended/Differential DAC in 55-nm CMOS for Image sensing Signals", *IEEE Sensors Journal*, Vol. 18, Issue. 17, 2018.
- [18] B. Razavi, "Design of Analog CMOS Integrated Circuits", McGraw-Hill, Singapore, 2001.
- [19] Sagar Ray, "A 30–75 dB $\Omega$  2.5 GHz 0.13- $\mu$ m CMOS Receiver Front-End With Large Input Capacitance Tolerance for Short-Range Optical Communication", *IEEE Transactions on Circuits and Systems—i: regular papers*, vol. 63, no. 9, september 2016.
- [20] Chen D, Yeh S, Shi X, Do MA, Boon CC, Lim WM. Cross- coupled current conveyor based CMOS transimpedance amplifier for broadband data transmission. *IEEE Trans Very Large Scale Integr VLSI Syst.* 2013;21(8):1516- 1525.
- [21] M. Rakideh, M. Seifouri, P. Amiri, "A folded cascode-based broadband transimpedance amplifier for optical communication", *Microelectronics Journals*. Vol. 54, pp. 1–8, 2016.
- [22] M. H. Taghavi, L. Belostotski, J.W. Haslett, P. Ahmadi, "10-Gb/s 0.13- $\mu$ m CMOS inductor less modified-RGC transimpedance amplifier", *IEEE Transactions on Circuits and Systems*, Vol. 62, pp. 1971–1980, 2015.
- [23] S. Zohoori, M. Dolatshahi, "A low- power CMOS transimpedance amplifier in 90- nm technology for 5- Gbps optical communication applications", *Int J Circ Theor Appl.* 2018;1–14.
- [24] R. Y. Chen, Z.Y. Yang, "CMOS transimpedance amplifier for gigabit-per-second optical wireless communications", *IEEE Transaction on Circuits and Systems II*, Vol. 63, pp. 418–422, 2016.
- [25] Huang T, Zhang Q, and Zhang W. A novel transimpedance amplifier for 10Gbit/s optical communication system. *IEEE 9th International Conference on ASIC, ASICON*, pp. 843–846, 2012.
- [26] S. Zohoori, M. Dolatshahi, "An inductor-less, 10Gbps Trans-impedance Amplifier Operating at low supply-voltage", *25th Iranian conference on electrical Engineering (ICEE2017)*, pp. 145-148, 2017.
- [27] مهدی دولتشاهی، سید مهدی میرصانعی، مهرداد امیرخان دهکردی، سورنا ظهوری، "بررسی اضافه کردن یک فیدفوروارد فعال با رفتار سلفی به یک ساختار گیت مشترک به عنوان یک تقویت کننده امپدانس انتقالی برای کاربردهای مخابراتی پهن باند و کم مصرف"، نشریه سامانه های غیر خطی در مهندسی برق، دانشگاه صنعتی سهند، دوره ۶، شماره ۲، صفحه ۳۲–۵۰، ۱۳۹۹.