

Optimization of sigma-delta modulator for medical applications



Sahand University
of Technology

DOR:

[20.1001.1.23223146.1405.12.2.4.3](https://doi.org/10.1001.1.23223146.1405.12.2.4.3)

Journal of Nonlinear
Systems in Electrical
Engineering

Vol. 12, No. 2

Autumn and Winter 2025

ISSN: 2322 – 3146

<http://jnsee.sut.ac.ir>

Yousef Belghisaza, Khalil Monfaredi*, Mousa Yousefi

Department of Electrical and Electronic Engineering, Azarbaijan Shahid Madani
University, Tabriz, Iran.

* Corresponding author email: khmonfaredi@azaruniv.ac.ir

Abstract

This paper presents the design, simulation, and optimization of a second-order discrete-time sigma-delta modulator intended for biomedical signal acquisition. The modulator is implemented in Cadence environment using a standard 180 nm CMOS technology and operates with a signal bandwidth of 500 Hz, targeting neural signal recording applications. The design employs an oversampling ratio (OSR) of 256 and a sampling frequency of 256 kHz. The modulator achieves a maximum SNDR of 76.3 dB, corresponding to an effective number of bits (ENOB) of 12.4 bits. A key contribution is the design of a low-power two-stage operational transconductance amplifier (OTA) with load-capacitor compensation, featuring wide output swing and consuming only 5.26 μ W. The complete modulator consumes 10.7 μ W, including the power dissipated by the OTA and a dynamic 1-bit comparator. The resulting figure of merit (FOM) is 1.98 pJ/conversion-step, demonstrating competitive energy efficiency compared to recent state-of-the-art designs. These results confirm the suitability of the proposed modulator for implantable and portable biomedical devices.

Keywords

Analog-to-digital converter, sigma-delta modulator, analog integrated circuits, two-stage amplifier, second-order modulator, low-power biomedical electronics

1. Short Introduction

Sigma-delta modulators, introduced in the 1960s, have become a cornerstone of high-resolution analog-to-digital conversion due to their inherent noise-shaping capability and low sensitivity to analog circuit non-idealities [1]. Unlike Nyquist-rate converters, sigma-delta modulators utilize oversampling and quantization noise shaping to achieve high resolution at moderate bandwidths, making them particularly attractive for precision measurement and biomedical applications [2, 3].

As CMOS technology scales, challenges such as reduced supply voltages and increased process variations pose significant design difficulties. However, sigma-delta modulators remain a robust solution, although their conversion speed is inherently limited by the oversampling requirement. In the context of low-power implantable biomedical systems, energy-efficient data acquisition with high resolution is essential for monitoring physiological signals such as neural activity, which typically have bandwidths in the range of a few hundred hertz [4, 5].

Motivated by these requirements, this work presents the design of a second-order sigma-delta modulator optimized for brain signal acquisition with a 500 Hz bandwidth. The design focuses on achieving high resolution, low power consumption, and reduced silicon area, while maintaining sufficient robustness for practical biomedical applications.

2. Proposed Work

2.1. System-Level Design Using the Schreier Toolbox

The modulator was initially designed at the behavioral level using the Schreier Delta-Sigma Toolbox [6] in MATLAB. The objective was to determine optimal loop filter coefficients and quantify the sensitivity to non-ideal effects such as finite amplifier gain.

The system-level architecture is depicted in Figure 1. Behavioral simulations show that the peak signal-to-quantization-noise ratio (SQNR) occurs at an input level of -5 dBFS, beyond which integrator saturation degrades performance. This defines the maximum allowable input amplitude for the modulator.

Amplifier gain requirements were also investigated. As illustrated in Figure 2, increasing amplifier gain beyond 40 dB (100 V/V) yields diminishing returns, with SQNR saturating above 90 dB. This provides a clear specification for the analog circuit design.

2.2. Proposed Architecture and Comparative Evaluation

A simplified architecture was developed as an alternative to the Schreier-based design, as shown in Figure 3. This proposed architecture eliminates two summing nodes and uses unity coefficients to reduce circuit complexity.

The dynamic range simulations for both architectures are compared in Figures 4 and 5. The Schreier-based modulator delivers marginally better SQNR (approximately 95 dB versus 89 dB for the proposed structure at 40 dB gain) and improved voltage swing margins. However, the additional complexity of the Schreier design, including non-unity coefficients and extra summing nodes, significantly increases implementation effort and silicon area.

Table 1 summarizes the key trade-offs between the two architectures. Considering these trade-offs, the proposed structure was selected for circuit-level implementation due to its simplicity and lower area overhead.

2.3. Circuit Design and Simulation Results

2.3.1. Operational Transconductance Amplifier (OTA)

2.3.2. Comparator Design

2.3.3. Complete Modulator Simulation

3. Conclusion

This paper has presented the system-level design, comparative evaluation, and circuit implementation of a second-order sigma-delta modulator for biomedical applications. The proposed architecture, selected for its reduced complexity, was implemented in a 180 nm CMOS process. A low-power two-stage OTA with load-capacitor compensation was designed, achieving 40 dB gain and 70° phase margin while consuming 5.26 μ W. The complete modulator achieves 76.3 dB SNDR (12.4 ENOB) over a 500 Hz bandwidth with a total power consumption of 10.7 μ W, corresponding to an FOM of 1.98 pJ/conversion-step. These results validate the suitability of the proposed design for low-power biomedical systems, such as neural signal recorders.

بهینه سازی مدولاتور سیگما - دلتا برای کاربردهای مهندسی پزشکی

یوسف بلقیس آذر^۱، خلیل منفردی^{۲*} و موسی یوسفی^۳

^۱ دانش آموخته کارشناسی ارشد برق الکترونیک، دانشکده فنی و مهندسی، دانشگاه شهید مدنی آذربایجان، تبریز، ایران

^۲ دانشیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه شهید مدنی آذربایجان، تبریز، ایران

^۳ دانشیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه شهید مدنی آذربایجان، تبریز، ایران

آدرس پست الکترونیکی نویسنده مسئول: khmonfaredi@azaruniv.ac.ir



دانشگاه صنعتی سهند

DOR:

[20.1001.1.23223146.1405.12.2.4.3](https://doi.org/10.1001.1.23223146.1405.12.2.4.3)

نشریه علمی-فصلنامه «مهندسی برق»

دوره ۱۲ - شماره ۲

پاییز و زمستان ۱۴۰۴

صفحات ۷۳ الی ۸۶

ISSN: 2322-3146

<http://jnsee.sut.ac.ir>

تاریخ پذیرش: ۱۴۰۵/۶/۶

تاریخ بازنگری: ۱۴۰۵/۵/۲۶

تاریخ ارسال: ۱۴۰۴/۱۱/۱۲

چکیده

واژه‌های کلیدی

مبدل آنالوگ به دیجیتال

مدولاتور سیگما - دلتا

مدارهای مجتمع آنالوگ

تقویت کننده دوطبقه

مدولاتور مرتبه دوم

الکترونیک پزشکی کم مصرف

در این مقاله طراحی، شبیه سازی و بهینه سازی مدولاتور سیگما-دلتای مرتبه دوم زمان گسسته برای کاربردهای ثبت سیگنال های زیستی ارائه شده است. مدولاتور در محیط نرم افزار Cadence با تکنولوژی 180 nm CMOS پیاده سازی شده و با پهنای باند 500 Hz ، برای کاربردهای ثبت سیگنال های عصبی در نظر گرفته شده است. نسبت فرامونه برداری (OSR) برابر 256 و فرکانس نمونه برداری 256 kHz در نظر گرفته شده و مدولاتور حداکثر نسبت سیگنال به نویز و اعوجاج (SNDR) معادل 76.3 dB دسی بل را ارائه می دهد که معادل 12.4 dB بیت مؤثر (ENOB) است. تقویت کننده عملیاتی ترانس انالوگ دوطبقه با جبران سازی خازن بار، دارای محدوده ولتاژ خروجی وسیع بوده و تنها 5.26 mW توان مصرف می کند. توان مصرفی کل مدولاتور شامل تقویت کننده و مقایسه گر دینامیک یک بیتی، 10.7 mW است که در نتیجه ضریب شایستگی (FOM) برابر $1/98$ پیکوژول بر سطح تبدیل به دست می آید. این نتایج نشان دهنده کارآیی رقابتی طرح پیشنهادی نسبت به طرح های مشابه بوده و مدولاتور پیشنهادی را برای کاربرد در ادوات پزشکی قابل کاشت و قابل حمل مناسب می سازد.

۱- مقدمه

مبدل‌های سیگما-دلتا برای نخستین بار در سال ۱۹۶۰ با انجام تغییراتی در مدولاتور دلتا، پا به عرصه وجود نهادند. دو سال بعد، برای اولین بار از این مبدل‌ها برای تبدیل سیگنال آنالوگ به دیجیتال استفاده شد [۱]. از آن تاریخ، سیستم‌های زیادی از این مبدل‌ها برای کاربردهای مخابراتی و اندازه‌گیری استفاده نموده‌اند. این مبدل‌ها برخلاف سایر مبدل‌های آنالوگ به دیجیتال، مبنای ریاضیاتی نسبتاً پیچیده‌ای دارند و قابلیت بالایی برای کارهای بسیار دقیق با تعداد بیت‌های بالا دارند. از ویژگی‌های بارز این مبدل‌ها، حساسیت کم به اثرات غیرایده‌آل مدارهای آنالوگ و قابلیت شکل‌دهی نویز است که باعث می‌شود به‌عنوان مبدلی کم‌نویز و با دقت بالا مطرح باشند [۲].

با پیشرفت تکنولوژی، دو تغییر اساسی در مدارهای مجتمع رخ داده است: نخست، کوچک‌تر شدن عناصر که به افزایش اثرات غیرایده‌آل منجر می‌شود و دوم، کاهش ولتاژ تغذیه که نسبت سیگنال به نویز را کاهش می‌دهد. بهترین راه برای همگامی با تکنولوژی بدون کاهش بهره‌دهی، استفاده از مبدل سیگما-دلتا است. با این حال، مهم‌ترین محدودیت این مبدل‌ها سرعت پایین آن‌هاست که ناشی از لزوم عملکرد در حالت بیش‌نمونه‌برداری است [۳].

شالوده ادوات قابل کاشت مهندسی پزشکی، سیستم‌های جمع‌آوری اطلاعات و سیستم‌های پردازشی هستند. با توجه به محدودیت تعویض یا شارژ باتری و همچنین محدود بودن انرژی حرارتی متصاعد شده از مدارات پزشکی، این مدارات باید توان بسیار کمی مصرف نمایند [۴]. با توجه به سهولت پردازش و انتقال اطلاعات دیجیتال، داده‌های به‌دست آمده باید توسط مبدل‌های آنالوگ به دیجیتال به سیگنال دیجیتال تبدیل شوند. برای دقت‌های بالا معمولاً استفاده از مدولاتورهای سیگما-دلتا ضروری است [۵].

در این مقاله، مدولاتور سیگما-دلتای مرتبه دوم با دقت بالا برای اندازه‌گیری سیگنال‌های مغزی طراحی شده است. چنین کاربردی دارای پهنای باند ۵۰۰ هرتز است [۶]. برای دستیابی به ضریب شایستگی خوب، لازم است دقت تا حد امکان بالا رفته و توان مصرفی کم باشد. همچنین برای کاهش هزینه، باید مساحت مصرفی تراشه تا حد امکان کم باشد؛ کاهش مساحت تراشه همچنین باعث کاهش پیچیدگی عمل جراحی و فرآیند کاشت مدار در بدن می‌شود.

در این مقاله دو طرح برای مدولاتور مرتبه ۲ بررسی می‌شود. یکی نسخه پیشنهادی جعبه ابزار شرایر^۱ و دیگری نسخه پیشنهادی مولفین. بعد از بحث و بررسی از بین دو طرح یکی را انتخاب نموده و در محیط نرم‌افزار Cadence با تکنولوژی ۱۸۰ نانومتر به صورت مداری شبیه‌سازی خواهد شد.


۱- طراحی مدولاتور در سطح سیستمی

در طراحی مدولاتور سیگما-دلتا، پارامترهای متعددی وجود دارند که می‌توان با استفاده از آن‌ها به مشخصات و عملکرد مطلوب دست یافت. پهنای باند مورد نظر ۵۰۰ هرتز است و دقت هدف با در نظر گرفتن تمام منابع نویز شامل نویز کوانتیزاسیون و نویز حرارتی، بالای ۱۲ بیت می‌باشد. برای دستیابی به این هدف، نسبت سیگنال به نویز و اعوجاج (SNDR) باید بیشتر یا مساوی ۷۴ دسی‌بل باشد.

¹ Schreier Toolbox


۱-۲ طراحی مدولاتور با جعبه ابزار شرایر

ساختار مدولاتور با ضرایب محاسبه شده در شکل (۱) نشان داده شده است. برای ارزیابی، لازم است این مدولاتور از نقطه نظر بهره DC و محدوده دینامیکی بررسی شود. بدیهی است که از طریق شبیه سازی محدوده دینامیکی می توان به حداکثر نسبت سیگنال به نویز کوانتیزاسیون (SQNR) نیز دست یافت.



شکل (۱): مدولاتور طراحی شده با جعبه ابزار شرایر.

نمودار محدوده دینامیکی مدولاتور در شکل (۲) نشان داده شده است. در این شبیه سازی، فرض شده است که تقویت کننده ها بهره ای برابر با ۱۰۰ دسی بل داشته باشند و ضرایب دقیقاً برابر با مقادیر نشان داده شده در شکل (۱) در نظر گرفته شده اند.



شکل (۲): محدود دینامیکی مدولاتور طراحی شده با جعبه ابزار شرایر.

همان طور که در شکل (۲) مشاهده می شود، مدولاتور حداکثر SQNR را در ورودی ۵- دسی بل تمام دامنه (dBFS) فراهم می کند. نحوه محاسبه dBFS در رابطه (۱) شرح داده شده است:


$$dBFS = 10 \times \log_{10} \frac{\text{input}}{FS \text{ input}} \quad (1)$$

طبق این رابطه، مقدار ورودی بر مقدار تمام دامنه (معمولاً ولتاژ تغذیه) تقسیم شده، سپس لگاریتم بر مبنای ۱۰ گرفته شده و نتیجه در ۲۰ ضرب می شود. برای dBFS برابر ۵-، مقدار پیک سیگنال سینوسی مطابق رابطه (۲) محاسبه می شود:

$$\frac{\text{input}}{\text{FS input}} = 10^{\frac{\text{dBFS}}{10}} \quad (2)$$

این مقدار برای dBFS برابر ۵-، معادل ۳۱۰ میلی ولت است. یعنی در صورت ولتاژ تغذیه ۱ ولت، ورودی می تواند حداکثر دامنه ۳۱۰ میلی ولت داشته باشد تا انتگرال گیرها دچار اشباع نشوند. البته در عمل، مقدار ورودی در شبیه سازی مداری باید کمتر از این مقدار باشد، زیرا اثرات غیرایده آل مداری باعث می شوند مقدار ورودی پردازش شده بیشتر از حالت ایده آل باشد.

بهره لازم برای تقویت کننده های مدار در شکل (۳) نشان داده شده است. مطابق شکل (۳)، نمودار آبی رنگ که با نمایشگرهای دایره ای مشخص شده است مربوط به تقویت کننده شماره ۱ است. این تقویت کننده همانطور که از نامش بر می آید در انتگرال گیر اول استفاده می شود. همچنین نمودار سبزرنگ که با علامت مربع نشان داده شده است مربوط به تقویت کننده شماره ۲ است که در انتگرال گیر دوم مورد استفاده قرار می گیرد.



شکل (۳): حداقل بهره لازم برای تقویت کننده های ساختار شرایر.


در این شبیه سازی، یک بهره برابر ۵۰ دسی بل فرض شده و بهره دیگر از ۱۰ تا ۸۰ دسی بل تغییر داده شده است. برای دستیابی به SQNR بالای ۹۵ دسی بل، بهره تقویت کننده ها باید از ۴۰ دسی بل بیشتر باشد. مقدار بهره بر حسب دسی بل مطابق رابطه (۳) محاسبه می شود:

$$\text{Gain (dB)} = 20 \times \log_{10} \left(\frac{V}{V'} \right) \quad (3)$$


با معکوس کردن این رابطه، بهره ۴۰ دسی بل معادل ۱۰۰ ولت بر ولت (V/V) است. با بهره کمتر از این مقدار نیز می توان به SQNR حدود ۹۰ دسی بل رسید که با توجه به دقت نهایی ۷۵ دسی بل، مقدار قابل قبولی است.

۲-۲- طراحی سیستمی ساختار پیشنهادی


طراحی و شبیه سازی ساختار پیشنهادی، در شکل (۴) نشان داده شده است. این ساختار با طراحی جعبه ابزار شرایر مقایسه شده و یکی از دو ساختار برای پیاده سازی مداری انتخاب می شود. مدولاتور پیشنهادی در شکل (۵) نشان داده شده است که حداکثر SQNR در ورودی ۵- دسی بل رخ می دهد و برابر با ۹۶ دسی بل است. در این شبیه سازی، بهره ولتاژ ۱۰۰ دسی بل فرض شده است. نتایج نشان می دهد که SQNR در این حالت نیز نزدیک به مقدار طراحی شده با جعبه ابزار شرایر است. شبیه سازی SQNR بر حسب بهره تقویت کننده در شکل (۶) ارائه شده است. برای دستیابی به SQNR بالای ۹۰ دسی بل، بهره تقویت کننده ها باید از ۴۰ دسی بل بیشتر باشد. با معکوس کردن رابطه (۳)، بهره ۴۰ دسی بل معادل ۱۰۰ ولت بر ولت است.



شکل (۴): ساختار سیستمی مدولاتور پیشنهادی.



شکل (۵): محدوده دینامیکی مدولاتور پیشنهادی.



شکل (۶): حداقل بهره لازم برای تقویت کننده های مدولاتور پیشنهادی.

۲-۳- مقایسه دو مدولاتور

مدولاتور طراحی شده با جعبه‌ابزار شرایر در مقایسه با مدولاتور پیشنهادی، مشخصات بهتری دارد. با توجه به شکل‌های (۲) و (۵)، هر دو مدولاتور تا ورودی ۵- دسی‌بل افت SQNR ندارند، اما مدولاتور شرایر در این ورودی SQNR برابر ۱۰۰ دسی‌بل دارد، در حالی که مدولاتور پیشنهادی SQNR برابر ۹۵ دسی‌بل ارائه می‌دهد.

از سوی دیگر، با در نظر گرفتن بهره محدود تقویت کننده‌ها، مدولاتور شرایر در بهره ۴۰ دسی‌بل، SQNR برابر ۹۵ دسی‌بل دارد (شکل (۳))، در حالی که مدولاتور پیشنهادی در شرایط مشابه SQNR برابر ۸۹ دسی‌بل دارد (شکل (۶)). این نشان‌دهنده کارایی بهتر مدولاتور شرایر با تقویت کننده‌های یکسان است.

در نهایت، اگر خروجی (سوئیچینگ) در شبیه‌سازی‌ها در نظر گرفته شود، مشاهده می‌شود که سوئیچینگ تمام‌تفاضلی در مدولاتور شرایر برای تقویت کننده اول برابر ± 0.6 ولت و برای تقویت کننده دوم برابر ± 0.5 ولت است. با توجه به تمام‌تفاضلی بودن ساختار و ولتاژ مرجع ± 1 ولت، خروجی تقویت کننده اول باید بین ± 0.3 ولت و تقویت کننده دوم بین ± 0.25 ولت قرار گیرد. در مدولاتورهای مرتبه پایین کم‌مصرف، معمولاً تقویت کننده‌ها یکسان در نظر گرفته می‌شوند، بنابراین حداقل سوئیچینگ ± 0.3 ولت باید برای تقویت کننده برقرار باشد. در مدولاتور شرایر، سوئیچینگ تقویت کننده اول ± 0.5 ولت و تقویت کننده دوم ± 0.2 ولت است. بنابراین مدولاتور شرایر در سوئیچینگ نیز عملکرد بهتری دارد. لازم به ذکر است که این اعداد برای ورودی ۵- دسی‌بل تمام دامنه محاسبه شده‌اند.

۲-۴- انتخاب مدولاتور

از آنجا که هر دو مدولاتور در SQNR با در نظر گرفتن بهره محدود، حدود ۶ دسی‌بل اختلاف دارند و این مقدار در SNDR تأثیر چندانی ندارد، همچنین برای حداکثر SQNR شرایط مشابهی برقرار است، تنها عاملی که می‌تواند برتری مدولاتور شرایر باشد، سوئیچینگ است که به دلیل پیچیدگی پیاده‌سازی، قابل چشم‌پوشی است. مقایسه پیاده‌سازی با جعبه‌ابزار شرایر (شکل (۱)) و پیاده‌سازی پیشنهادی (شکل (۴)) نشان می‌دهد که پیاده‌سازی مدولاتور پیشنهادی ساده‌تر و کم‌هزینه‌تر است و پیچیدگی طراحی مداری را کاهش می‌دهد.

مدولاتور پیشنهادی تعداد جمع کننده‌های کمتری دارد، در حالی که مدولاتور شرایر دارای دو جمع کننده اضافی است. مهم‌تر اینکه مدولاتور شکل (۱) ضرایب غیرمتعارف‌تری نیز دارد، به‌ویژه ضریب ۹ قبل از جمع کننده که با ضریب یک موازی شده و پیچیدگی پیاده‌سازی و تعداد خازن‌ها را افزایش می‌دهد. بنابراین، با وجود پارامترهای بهتر مدولاتور شرایر، به دلیل سادگی پارامترهای مدولاتور نهایی و پیچیدگی پیاده‌سازی مدولاتور شرایر، ساختار پیشنهادی برای پیاده‌سازی انتخاب شده است.


۳- طراحی و شبیه‌سازی مدار مدولاتور

۳-۱- طراحی و پیاده‌سازی مدار تقویت کننده

نخستین عنصر مورد بررسی، تقویت کننده ترانسانایی (OTA) است که نقش بسیار مهمی در مدولاتور دارد، زیرا کاملاً آنالوگ بوده و وظیفه تغذیه بخشی از خازن‌های مدار را بر عهده دارد. این عنصر بیشترین توان مصرفی مدار را به خود اختصاص می‌دهد [۷]، [۸] و طراحی دقیق آن ضروری است. در این مقاله از تقویت کننده دوطبقه با جبران‌سازی توسط خازن بار استفاده شده است که سوئیچینگ بسیار خوبی داشته و از نظر توان مصرفی نسبت به سایر ساختارها با در نظر گرفتن سرعت و توان درایو یکسان، بهینه است.

این تقویت کننده در سرعت های پایین کاربرد دارد و یکی از دلایل توان مصرفی پایین آن، سبک بودن مدار بایاس است. شماتیک این مدار در شکل (۷) نشان داده شده است.

در این تقویت کننده، قطب غالب توسط خازن بار و مقاومت خروجی طبقه اول تعیین می شود. با توجه به کم مصرف بودن مدار، بایاس جریان ترانزیستورها روی مقادیر کم تنظیم می شود؛ بنابراین مقاومت بین درین و سورس ترانزیستورها زیاد شده و قطب به فرکانس های پایین تر سوق می یابد که باعث بهبود حاشیه فاز نیز می شود. بدین ترتیب می توان با خازن کمتر، قطب غالب را ایجاد کرد که خود باعث کاهش توان می شود، به ویژه اینکه با کاهش جریان، عمل جبران سازی بهتر انجام شده و این دو در جهت هماهنگی حرکت می کنند که باعث کاهش جریان مصرفی و در نهایت توان مصرفی تقویت کننده می شود.



شکل (۷): شماتیک تقویت کننده دوطبقه با جبران سازی خازن بار.


در مدار شکل (۷)، ترانزیستور M0 به عنوان منبع جریان زوج تفاضل، ترانزیستورهای M1 و M1b به عنوان زوج تفاضلی، و ترانزیستورهای M3، M4، M3b و M4b به عنوان بار زوج تفاضلی عمل می کنند. ترانزیستورهای M2 و M2b نقش فیدبک مد مشترک (CMFB) را ایفا می کنند. این ترانزیستورها از ولتاژ نقاط A متوسط گیری کرده و مقدار متوسط را به گیت ترانزیستورهای M4 و M4b اعمال می کنند. بدین ترتیب، اگر ولتاژ متوسط دو نقطه A کم شود، ولتاژ گیت M4 و M4b کم شده و جریان بیشتری توسط این ترانزیستورها تزریق می شود که باعث افزایش ولتاژ و جبران مشکل می گردد. در حالت عکس نیز فرآیند مشابهی رخ می دهد.

قطب غیر غالب سیستم در نقاط A تشکیل می شود و باید از قطب غالب فاصله قابل قبولی داشته باشد. خازن های جبران کننده، همان خازن بار تقویت کننده است که توسط مدولاتور تعیین می شود. با تغییر اندازه ترانزیستورهای M2 و M2b می توان فاصله بین قطب ها را تنظیم و حاشیه فاز قابل قبولی به دست آورد، البته به شرطی که تقویت کننده حداقل بهره لازم را داشته باشد.


ترانزیستورهای M5 و M5b نقش تقویت کننده طبقه دوم را ایفا می کنند. ترانزیستورهای M6 و M6b برای تنظیم فیدبک مد مشترک طبقه خروجی به کار رفته اند و ترانزیستورهای M7 و M7b نقش بار این طبقه را بر عهده دارند. شبیه سازی مدار با نرم افزار Cadence و تکنولوژی ۱۸۰ نانومتر انجام شده است.

مدار با خازن بار خروجی ۲ پیکوفاراد شبیه سازی شده است. شبیه سازی نهایی در حالت AC برای سنجش بهره، پهنای باند و حاشیه فاز انجام شده است. مطابق شکل (۸)، بهره DC برابر ۴۰ دسی بل، پهنای باند بهره واحد برابر ۷ مگاهرتز و حاشیه فاز برابر ۷۰ درجه است. با توجه به نسبت نمونه برداری اضافی (OSR) برابر ۲۵۶ و فرکانس نایکوئیست ۱ کیلوهرتز، مدولاتور باید در فرکانس ۲۵۶ کیلوهرتز کار کند و پهنای باند ۷ مگاهرتز بیش از ده برابر فرکانس مذکور است، بنابراین از نظر نشست مدار مشکلی وجود نخواهد داشت.

شبیه سازی برای خازن بار ۴ پیکوفاراد نیز انجام شده است (شکل (۹)). در این حالت، بهره DC برابر ۴۰ دسی بل، پهنای باند بهره واحد برابر ۳/۷ مگاهرتز و حاشیه فاز برابر ۸۰ درجه است که نسبت به حالت قبل بهتر است. تقویت کننده توانی برابر ۵/۲۶ میکرووات مصرف می کند.



شکل (۸): نمودار بهره و فاز تقویت کننده بر حسب فرکانس برای خازن بار ۲ پیکوفاراد.




شکل (۹): نمودار بهره و فاز تقویت کننده بر حسب فرکانس برای خازن بار ۴ پیکوفاراد.

۲-۳- طراحی مدار مقایسه گر

اگرچه مدولاتور سیگما-دلتا دقت بالایی دارد، ولی با وجود شکل دهی نویز و بیش نمونه برداری، کوانتایزر در این مدولاتور بسیار ساده پیاده سازی می شود. بنابراین مقایسه گر ها که عنصر اصلی کوانتایزر هستند، نیازی به پیچیدگی ندارند. در این مقاله از مقایسه گر مرجع [۹] استفاده شده است که در شکل (۱۰) نشان داده شده است. به دلیل یک بیتی بودن کوانتایزر، تنها یک مقایسه گر در مدار استفاده می شود.

در این مقایسه گر، زمانی که سیگنال کلاک صفر است، گره های X و Y به ولتاژ تغذیه تنظیم می شوند و اثر حافظه بیت های قبلی حذف می گردد. با انتقال کلاک از صفر به یک، گره های شارژ شده توسط ترانزیستورهای M1a و M1b شروع به دشارژ به زمین


می کنند. مقدار جریان دشارژ به دامنه سیگنال تفاضلی ورودی بستگی دارد. ترانزیستورهای اتصال ضربداری $M3a$ و $M3b$ یک حلقه فیدبک مثبت تشکیل داده و اختلاف ورودی ها را به مقدار تمام دامنه تقویت می کنند.



شکل (۱۰): شماتیک مقایسه گر [9].


۳-۳- شبیه سازی مدولاتور

به جهت سهولت شبیه سازی، ساختارهای اصلی به صورت سمبل پیاده سازی شدند. شماتیک مدولاتور در شکل (۱۱) نشان داده شده است. مدار به تعداد ۸۱۹۲ نقطه با زمان شبیه سازی ۳۲ میلی ثانیه شبیه سازی شد. دامنه های مختلف ورودی به مدار اعمال و داده های خروجی نمونه برداری شده و در متلب پردازش شدند.




شکل (۱۱): شماتیک مدولاتور پیشنهادی.

مقدار SNDR با احتساب نویز حرارتی در شکل (۱۲) برای ورودی ۵- دسی بل تمام دامنه نشان داده شده است. با داشتن دامنه های مختلف ورودی، محدوده دینامیکی مدولاتور در شکل (۱۳) ترسیم شده است.



شکل (۱۲): طیف خروجی مدولاتور با ورودی ۵-دسی بل تمام دامنه.



شکل (۱۳): منحنی محدوده دینامیکی مدولاتور در شبیه سازی مدار.

توان مصرفی مدولاتور برابر ۱۰/۷ میکرووات است که حدود ۰/۳ میکرووات توسط مقایسه گر و مابقی توسط دو تقویت کننده مصرف می شود. با در نظر گرفتن SNDR برابر ۷۶/۳ دسی بل، تعداد بیت های مؤثر (ENOB) برابر ۱۲/۴ است. با در نظر گرفتن پهنای باند ۵۰۰ هرتز، ضریب شایستگی مطابق رابطه (۴) محاسبه می شود:


$$FoM = \frac{Power}{2 \times BW \times 2^{ENOB}} = \frac{10.7 \times 10^{-6}}{2 \times 500 \times 2^{12.4}} = 1.98 \times 10^{-12} \frac{J}{Cov - Step} \quad (4)$$

که در آن Power بر حسب وات، ENOB بر حسب بیت و BW بر حسب هرتز است. مقدار FOM برابر ۱/۹۸ پیکوژول بر سطح تبدیل به دست می آید که نشان دهنده کارایی خوب مدار در مقایسه با طراحی های مشابه در جدول (۱) است.

به منظور توصیف دقیق تر رفتار حوزه فرکانس مدولاتور سیگما-دلتای مرتبه دوم پیشنهادی، تابع انتقال سیگنال (STF) و تابع انتقال نویز (NTF) بررسی شدند. برای حلقه ایده آل شکل دهی نویز مرتبه دوم، تابع انتقال سیگنال و نویز را می توان به صورت رابطه ۵ بیان کرد:

$$STF(z) \approx z^{-2}, NTF(z) = (1 - z^{-1})^2 \quad (5)$$

این رابطه نشان دهنده سرکوب نویز کوانتیزاسیون در فرکانس های پایین به میزان متناظر با شکل دهی نویز مرتبه دوم و انتقال آن به سمت فرکانس های بالاتر است. با در نظر گرفتن پهنای باند سیگنال برابر با ۵۰۰ هرتز و فرکانس نمونه برداری ۲۵۶ کیلوهرتز در مدار پیشنهادی، نویز کوانتیزاسیون شکل دهی شده عمدتاً به خارج از باند سیگنال منتقل می شود.



شکل (۱۴): انتقال سیگنال (STF) و انتقال نویز (NTF) مدولاتور سیگما-دلتا مرتبه دوم.

جدول (۱): مقایسه مدولاتورها [14]

مشخصات	این مقاله	[14] ۲۰۱۳	[13] ۲۰۰۹	[12] ۲۰۱۰	[11] ۲۰۰۶	[10] ۲۰۱۰	[8] ۲۰۰۸
ولتاژ تغذیه (V)	۱/۲	۱	۱	۱	۰/۹	۰/۸	۰/۹
پهنای باند (kHz)	۰/۵	۱۰	۱۶	۲۰	۱۰	۰/۲۵	۲۰
SNDR (dB)	۷۶/۳	۶۴/۸	۵۸	۸۴	۸۰/۱	۴۸/۲	۷۳
توان مصرفی (μW)	۱۰/۷	۱۷/۱	۱۸/۱	۶۶۰	۲۰۰	۰/۸۱	۶۰
تکنولوژی (μm)	۰/۱۸	۰/۰۹	۰/۱۸	۰/۱۸	۰/۱۸	۰/۱۸	۰/۱۳
FOM (pJ/conv.)	۱/۹۸	۰/۶	۰/۸۷	۹۲/۹	۱/۲۱	۷/۷۷	۰/۴۱

۴- نتیجه گیری

در این مقاله، طراحی در سطح سیستمی با مدولاتور مرتبه دوم با استفاده از جعبه ابزار شرایر و مقایسه با مدولاتور پیشنهادی انجام شد. از بین دو طرح، به دلیل سادگی پارامترها و کاهش پیچیدگی پیاده سازی، مدولاتور پیشنهادی برای پیاده سازی مدارای انتخاب گردید. در طرح مدارای، تقویت کننده دوطبقه با سوئیچینگ مناسب و توان کم طراحی شد. شبیه سازی مدارای مدولاتور سیگما-دلتا با حداکثر SNDR برابر ۷۶/۳ دسی بل، تعداد بیت های مؤثر ۱۲/۴ و پهنای باند ۵۰۰ هرتز برای کاربردهای مهندسی پزشکی به انجام رسید. توان مصرفی کل مدولاتور برابر ۱۰/۷ میکرووات است که از نظر کارایی انرژی، عملکرد بهتری نسبت به بسیاری از مدولاتورهای مشابه دارد. ضریب شایستگی ۱/۹۸ پیکوژول بر سطح تبدیل، نشان دهنده مناسب بودن این ساختار برای سیستم های پزشکی قابل کاشت و کم مصرف است. نتایج این پژوهش با مطالعات پیشین نویسندگان در زمینه طراحی مدولاتورهای سیگما-دلتا با توان پایین همخوانی دارد [۱۵، ۱۶].

مراجع

1. H. Inose, Y. Yasuda, and J. Murakami, "A Telemetry System by Code Modulation: Δ - Σ Modulation," IRE Trans. Space Electron. Telemetry, vol. SET-8, pp. 204-209, Sep. 1962.
2. L. S. Y. Wong et al., "A Very Low-Power CMOS Mixed-Signal IC for Implantable Pacemaker Applications," IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2446-2456, Dec. 2004.
3. Y. Chae and G. Han, "Low Voltage, Low Power, Inverter-Based Switched-Capacitor Delta-Sigma Modulator," IEEE J. Solid-State Circuits, vol. 44, no. 2, pp. 458-472, Feb. 2009.
4. J. Goes et al., "Low-Power Low-Voltage CMOS A/D Sigma-Delta Modulator for Bio-Potential Signals Driven by a Single-Phase Scheme," IEEE Trans. Circuits Syst. I, vol. 52, no. 12, pp. 2595-2604, Dec. 2005.
5. S. A. Zanjani, A. Jannesari, and P. Torkzadeh, "9.9 μ W, 140 dB DR, and 93.27 dB SNDR, Double Sampling $\Delta\Sigma$ Modulator Using High Swing Inverter-Based Amplifier for Digital Hearing Aids," Electronics, vol. 12, no. 7, p. 1747, 2023.
6. R. Schreier, "Delta-Sigma Toolbox for MATLAB," 2000. [Online]. Available: <http://www.mathworks.com/matlabcentral/fileexchange/19-delta-sigma-toolbox>
7. L. Yao, M. Steyaert, and W. Sansen, "A 1-V 140- μ W 88-dB Audio Sigma-Delta Modulator in 90-nm CMOS," IEEE J. Solid-State Circuits, vol. 39, no. 11, pp. 1809-1818, Nov. 2004.
8. J. Roh, S. Byun, Y. Choi, H. Roh, Y. G. Kim, and J. K. Kwon, "A 0.9-V 60- μ W 1-bit Fourth-Order Delta-Sigma Modulator With 83-dB Dynamic Range," IEEE J. Solid-State Circuits, vol. 43, no. 2, pp. 361-370, Feb. 2008.
9. T. B. Cho and P. R. Gray, "A 10 b, 20 Msample/s, 35 mW Pipeline A/D Converter," IEEE J. Solid-State Circuits, vol. SC-30, pp. 166-172, Mar. 1995.
10. H. Roh, H. Lee, and Y. Choi, "A 0.8-V 816-nW Delta-Sigma Modulator for Low-Power Biomedical Applications," Analog Integr. Circuits Signal Process., vol. 63, no. 1, pp. 101-106, 2010.
11. J. Goes, B. Vaz, R. Monteiro, and N. Paulino, "A 0.9 V $\Delta\Sigma$ modulator with 80 dB SNDR and 83 dB DR using a single-phase technique," in Proc. IEEE Int. Solid-State Circuits Conf. (ISSCC), Feb. 2006, pp. 74-75.
12. C.-H. Kuo, D.-Y. Shi, and K.-S. Chanag, "A Low-Voltage Fourth-Order Cascade Delta-Sigma Modulator in 0.18- μ m CMOS," IEEE Trans. Circuits Syst. I, vol. 57, no. 9, Sep. 2010.
13. P.-H. Su and H. Chiueh, "The Design of Low-Power Clipped Second-Order Sigma-Delta Modulator," in Proc. 52nd IEEE Int. Midwest Symp. Circuits Syst. (MWSCAS), Aug. 2009, pp. 377-380.
14. C.-H. Hsu and K.-T. Tang, "A 1V low power second-order delta-sigma modulator for biomedical signal application," in Proc. 35th Annu. Int. Conf. IEEE Eng. Med. Biol. Soc. (EMBC), Jul. 2013, pp. 1520-1523.
15. M. R. Farsi and K. Monfaredi, "Design and Simulation of High Precision Second-Order Sigma-Delta Modulator for Bluetooth Applications," J. Eng. Sci. Technol., vol. 13, no. 10, pp. 3073-3088, Oct. 2018.

16. M. R. Farsi and K. Monfaredi, "Design of a High-Precision Second-Order Sigma-Delta Modulator with Low Power Consumption for Medical Applications," *Journal of Modeling in Engineering (JME)*, vol. 16, no. 55, pp. 191-197, 2018. DOI: 10.22075/jme.2018.12865.1263.